ASSSK-2-plus

Z VirtlabWiki

(Rozdíly mezi verzemi)
Přejít na: navigace, hledání
Verze z 07:43, 15. 10. 2007
Vav166 (Diskuse | příspěvky)
(kategorizace)
← Předchozí porovnání
Aktuální verze
Gry72 (Diskuse | příspěvky)

Řádka 1: Řádka 1:
-Zařízení ve vývoji (dokončení plánováno začátkem září 2007). 
Drobné úpravy proti ASSSK-2: Drobné úpravy proti ASSSK-2:
* optimalizace plošného spoje pro snadnější mechanické připojení čelního panelu s konektory * optimalizace plošného spoje pro snadnější mechanické připojení čelního panelu s konektory
-* napájení MAX232 z externího DC zdroje namísto nábojové pumpy eliminovat problémy při přenosové rychlosti 128kbps+* možnost napájení MAX232 z externího DC zdroje namísto nábojové pumpy (mělo eliminovat problémy při přenosové rychlosti 128kbps s MAX232, ale nefunguje)
* doplnění chladiče na vnitřní stabilizátory napětí * doplnění chladiče na vnitřní stabilizátory napětí
 +* použito pokročilejší FPGA A3P125-TQFP.
 +* jen 16 portů
 +Technické implementační komentáře:
 +* Pozor: v SVN v .sch chybí +x pullup R-pack (i na DPS).
 +* pes.lbr obsahuje vlastní definice FPGA pouzdra
 +* MAX232 (od Maxima) zvládají jen 125 kHz. V budoucnu možno zkusit zaměnit za konstrukci ze 2 spínacích tranzistorů pro výstup a ZNR diody pro vstup nebo sehnat obvody, co používá Cisco.
 +* Čelní panel dodává firma Revatech. 1 ks je možná ještě u D.Seidla ?
 +* Matici DPS vyrobila firma XXX a je uložena u YYY
 +* Programování FPGA: novější DevKit (USB programátor) + Libero
 +* Programování procesoru: in-system, SW z RD2 kitu.
 +* Do budoucna naplánováno ovládání DSR jednotlivých zařízení z pinů FPGA přes MAXy (modifikace DPS) a možnost implementace konektoru pro rozšíření na 20 portů.
 +[[Kategorie:Podpůrný hardware]]
[[Kategorie:ASSSK]] [[Kategorie:ASSSK]]

Aktuální verze

Drobné úpravy proti ASSSK-2:

  • optimalizace plošného spoje pro snadnější mechanické připojení čelního panelu s konektory
  • možnost napájení MAX232 z externího DC zdroje namísto nábojové pumpy (mělo eliminovat problémy při přenosové rychlosti 128kbps s MAX232, ale nefunguje)
  • doplnění chladiče na vnitřní stabilizátory napětí
  • použito pokročilejší FPGA A3P125-TQFP.
  • jen 16 portů

Technické implementační komentáře:

  • Pozor: v SVN v .sch chybí +x pullup R-pack (i na DPS).
  • pes.lbr obsahuje vlastní definice FPGA pouzdra
  • MAX232 (od Maxima) zvládají jen 125 kHz. V budoucnu možno zkusit zaměnit za konstrukci ze 2 spínacích tranzistorů pro výstup a ZNR diody pro vstup nebo sehnat obvody, co používá Cisco.
  • Čelní panel dodává firma Revatech. 1 ks je možná ještě u D.Seidla ?
  • Matici DPS vyrobila firma XXX a je uložena u YYY
  • Programování FPGA: novější DevKit (USB programátor) + Libero
  • Programování procesoru: in-system, SW z RD2 kitu.
  • Do budoucna naplánováno ovládání DSR jednotlivých zařízení z pinů FPGA přes MAXy (modifikace DPS) a možnost implementace konektoru pro rozšíření na 20 portů.
Osobní nástroje